エレファンテックは6月18日、半導体パッケージ基板の配線微細化を実現する新製法「DS-SAP」を開発したと発表した。表面配線向けシード層とビア内部向けシード層を分けて形成することで、従来SAP法のトレードオフを解消し、微細配線と高アスペクトビアの両立を狙う。AI向け半導体の高密度実装を後押しする技術として展開する考えだ。
|
Tokyo Artisan Intelligence(TAI)とマレーシアの半導...
企業の農業参入、続々つづく「今までの調達ルートだと必ず限界が来る。自給力を上げて...
Googleカレンダーの色分けオプションが強化される。従来の11色から24色へ選...
STMicroelectronicsは6月22日、2268ピクセルのオール・イン...
ソフトバンクの法人向けAIエージェントプラットフォーム「AGENTIC STAR...
KDDIと沖縄セルラーが、UQ mobileの「コミコミプランバリュー」を新規で...
準天頂衛星システム「みちびき」の信号認証サービスを活用し、“その日時にその場所に...
Microsoftは、6月のセキュリティ更新プログラム「KB5095051」を適...
ソフトバンクが7月上旬からの富士山の山開きに合わせ、登山期間中の富士山頂に携帯電...